晶振在pcb布局中注意事项,pcb板上直插晶振如何接地

时钟电路PCB设计的一些技巧时钟电路布线的要求一般如下。由于时钟线是对EMC影响最大的因素之一，故在时钟线上因少打过孔，应尽量避免和其他信号线并行走线，且应远离一般信号线，避免感染信号线，应避开电路板上的电源部分，以防止电源和时钟信号相互干扰，当一块电路板上用到多个不同频率的时钟时，两根不用频率的时钟线不可并行走线，时钟线还应尽量避免靠近输出接口，以防止高频时钟耦合到输出的电缆线上并沿线发射出去。

PCB板上贴片晶振不起振，应该是信号干扰所致。在不想重新做板的条件下，试一下以下的两个办法:1.在背面芯片的电源引脚上焊一个104的片电容，做退耦电容，不知现在的板子在这个芯片上是否有电容。2.如果办法1不起作用，在晶振外壳(铁壳)上焊一根导线接地，就近找地线焊上，晶振铁壳做屏蔽用。这批板子用完了，必须重新画板重新做板，这些临时的办法都不正规，而应该是把晶振移走，才是长久之计。

接电源负极就是GND，就是常说的接地。你说的接地，是指大地吗，通常电路板的GND是不用接大地的。除非个别的产品，需要防电磁干扰，GND接到外壳上，外壳再接到大地。而常用220V电源也都带有大地接线，用标准的电源线接座，就像电脑的电源插座一样的，就带有接地端。

电路板上有公共地，是相对“地”。呵呵，，，直接把你接地的导线接到外壳上。1电源、地线的处理既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：众所周知的是在电源、地线之间加上去耦电容。

最经细宽度可达0.05～0.07mm,电源线为1.2～2.5mm对数字电路的PCB可用宽的地导线组成一个回路,即构成一个地网来使用(模拟电路的地不能这样使用)用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。