基本锁相环路由哪三部分组成 基本锁相环由几部分组成?

什么是PLL？锁相环的工作原理是什么？PLL由鉴相器、环路滤波器和压控振荡器组成。PLL由鉴相器、环路滤波器和压控振荡器组成，什么是锁相环锁相环？锁相环是无线传输中稳定频率的一种方法，锁相环是一种反馈控制电路，简称锁相环(PLL)。

PLL是phaselockedloop的缩写，中文翻译成锁相环。按体系结构可分为模拟、数字和数模混合锁相环。根据环路传递函数，可分为一阶、二阶、三阶和高阶锁相环。按照其他分类方法，又可分为整数PLL和小数PLL、电荷泵PLL和非电荷泵PLL、LCVCO(压控振荡器)和ringVCO PLL等等。PLL的主要功能是频率合成和CDR(时钟数据恢复)。

如果分频器是整数分频器，则VCO的输出时钟是参考时钟的整数倍；如果是小数分频器，理论上输出时钟可以是任意频率的时钟。利用PLL实现CDR有两种方法。一种是用数据作为PLL的输入信号，环路锁定在输入信号的边沿，恢复数据重采样的时钟。第二，PLL产生多相时钟，对输入数据进行过采样，通过数字电路判断数据边沿，最后产生时钟对数据进行重采样。

PLL有很多用途，简单的倍频和分频，常见的应用有频率跟踪和抖动滤波。还有就是麻烦的相位控制(即利用锁相的基本原理，保证本地时钟的相位/时间点与参考完全一致)。此外，时钟是从数据流中恢复的，并且经常使用锁相环。锁相环是一种反馈控制电路。锁相环的特点是利用外部输入参考信号来控制环路内部振荡信号的频率和相位。

PhaseLockedLoop 1。基本理论锁相环是一个闭环相位控制系统，其输出信号的相位可以自动跟踪其输入信号的相位。系统框图如下:ui(t)uo(t)θ1(t)θ2(t)当相等时，两个矢量以相同的角速度旋转，相对位置即夹角保持不变，通常取小值，这就是回路的锁定状态。从输入信号到锁相环输入端再到环路锁定的整个过程称为捕获过程。

那么从初始状态到同步状态的整个过程就叫做锁相环的捕获过程。捕获过程所需的时间称为捕获时间。显然，捕获时间不仅与循环的参数有关，还与初始状态有关。对于某个环路，能否通过捕获进入同步，完全取决于初始频差。如果超出某个范围，则无法捕获循环。这个范围的大小是PLL的一个重要性能指标，称为环路的捕获带。

锁相环(PLL)是一种基于反馈控制原理的频率和相位同步技术，用于使电路输出的时钟与其外部参考时钟同步。当参考时钟的频率或相位发生变化时，PLL会检测到这种变化，并通过其内部反馈系统调整输出频率，直到两者再次同步，这也称为“锁相”。锁相环在无线通信、数字电视、广播等许多领域都有应用。

如果高于或低于锁定值，电路将通过反馈电路减少或增加实际值，使其与锁定值一致。锁相和频率合成技术是实现自动相位控制的科学，是研究系统相位关系的技术。随着科学技术的发展，人们对各种设备的控制精度要求越来越高，自动控制技术在无线电技术中的应用已经进入第三代。第一代是自动增益控制(AGC)；第二代是自动频率控制(AFC)；第三代是自动相位控制(APC)。

PLL的原理是给定一个信号，一部分作为输出，另一部分通过分频与PLLIC产生的本振信号进行比较。为了保持频率不变，要求相位差不变。如果相位差发生变化，PLLIC的电压输出端的电压就会发生变化来控制VCO，直到相位差恢复，从而达到锁频的目的。模拟锁相环主要由相位基准提取电路、压控振荡器、相位比较器和控制电路组成。

数字锁相环主要由相位基准提取电路、晶体振荡器、分频器、相位比较器和脉冲擦除门组成。分频器输出的信号频率非常接近所需频率，与从信号中提取的相位参考信号同时送到相位比较器。比较结果表明，当本振频率较高时，输入分频器的一个脉冲通过擦除门被擦除，相当于本振频率的降低。

滤波电容-用于电源整流电路中，滤除交流分量。使输出DC更平滑。去耦电容——用于放大电路中不需要交流的地方，消除自激，使放大器稳定工作。旁路电容_有电阻连接时使用，连接在电阻两端，使交流信号顺利通过。去耦电容用于在设备切换时将高频设备的RF能量转移到配电网络中。去耦电容还可以为器件提供局部DC电压源，这对于降低跨板浪涌电流特别有用。

这主要是通过产生交流旁路来消除无意能量进入敏感器件，同时也提供基带滤波功能(带宽有限)。我们经常可以看到，去耦电容连接在电源和地之间，它有三个作用:一是滤除器件产生的高频噪声，切断其通过电源回路的传播路径；第三是防止电源携带的噪声干扰电路。在电子电路中，去耦电容和旁路电容都起到抗干扰的作用，不同位置的电容名称不同。

锁相环的工作原理锁相环是一种反馈电路，锁相环的英文全称是PhaseLockedLoop，简称PLL。其功能是使电路上的时钟相位与外部时钟相位同步。由于锁相环可以自动跟踪输出信号的频率到输入信号的频率，所以通常用于闭环跟踪电路中。锁相环工作时，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压的相位差保持固定，即输出电压与输入电压的相位被锁定，这就是锁相环名称的由来。

因此，所有板上本地80MHz和20MHz时基的相位是同步的，因此采样时钟也是同步的。由于各板卡的采样时钟是同步的，所以可以严格的同时采集数据。锁相环是一种相位反馈自动控制系统。它由三个基本元件组成:鉴相器(PD)、环路滤波器(LPF)和压控振荡器(VCO)。

phaselockedloop:是一种在无线电传输中稳定频率的方法，主要包括VCO(压控振荡器)和PLLIC。压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLLIC产生的本振信号进行比较。为了保持频率不变，要求相位差保持不变。如果相位差发生变化，PLLIC的。

直到相位差恢复！达到锁频的目的！一种闭环电子电路，可以使受控振荡器的频率和相位与输入信号保持确定的关系。PLL由鉴相器、环路滤波器和压控振荡器组成。相位检测器用于辨别输入信号Ui和输出信号Uo之间的相位差，并输出误差电压Ud。Ud中的噪声和干扰分量由低通环路滤波器滤波，以形成压控振荡器(VCO)的控制电压Uc。Uc作用于VCO的结果是将其输出振荡频率fo拉到环路输入信号频率fi。当两者相等时，循环被锁定，这就是所谓的锁定。

phaselockedloop:是一种在无线电传输中稳定频率的方法，主要包括vco(压控振荡器)和pllic。压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与pllic产生的本振信号进行比较。为了保持频率不变，要求相位差保持不变。如果相位差发生变化，pllic的。

直到相位差恢复！达到锁频的目的！一种闭环电子电路，可以使受控振荡器的频率和相位与输入信号保持确定的关系。PLL由鉴相器、环路滤波器和压控振荡器组成。相位检测器用于辨别输入信号ui和输出信号uo之间的相位差，并输出误差电压ud。ud中的噪声和干扰分量由低通环路滤波器滤波，以形成压控振荡器(vco)的控制电压uc。uc作用于VCO的结果是将其输出振荡频率fo拉到环路输入信号频率fi。当两者相等时，循环被锁定，这就是所谓的锁定。

锁相环(PLL):是无线电传输中稳定频率的一种方法，主要包括VCO(压控振荡器)和PLLIC。VCO给出一个信号，一部分作为输出，另一部分通过分频与PLLIC产生的本振信号进行比较。为了保持频率不变，要求相位差保持不变。如果相位差发生变化，PLLIC的电压输出端的电压也会发生变化。达到锁频的目的！一种闭环电子电路，可以使受控振荡器的频率和相位与输入信号保持确定的关系。

相位检测器用于辨别输入信号Ui和输出信号Uo之间的相位差，并输出误差电压Ud。Ud中的噪声和干扰分量由低通环路滤波器滤波，以形成压控振荡器(VCO)的控制电压Uc，Uc作用于压控振荡器的结果是改变其输出振荡频率f .拉至环路输入信号频率fi，当两者相等时，环路被锁定，称为锁定。维持锁定的DC控制电压由鉴相器提供，因此鉴相器的两个输入信号之间存在一定的相位差。