三相逆变器为什么要用锁相环?

锁相环的作用是什么？什么是锁相环？什么是锁相环？三相逆变器一定要用锁相环吗？锁相环的基本原理锁相环的基本原理及其应用所谓锁相环，实际上是指自动相位控制电路(APC)，它是利用两个电信号的相位误差，通过环路的自调整来实现精确的频率跟踪的系统。它被称为锁相环，通常用PLL来表示，从而可以稳定地锁定输入信号的相位，因此得名PLL。

压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLLIC产生的本振信号进行比较。为了保持频率不变，要求相位差不变。如果相位差发生变化，PLLIC电压输出端的电压也会发生变化，以控制VCO，直到相位差恢复！达到锁频的目的！一种闭环电子电路，可以使受控振荡器的频率和相位与输入信号保持确定的关系。

压控振荡器(用来产生信号)，所以它的名字很不可思议。它是根据输入信号的电压(输入信号与标准信号的误差)来调节和控制自身输出信号的频率和相位。因为它是一个循环，所以它会与输入信号进行比较，直到没有错误为止。此时，压控振荡器的输入为零，因此其输出保持不变。从而可以稳定地锁定输入信号的相位，因此得名PLL。锁相环主要由压控振荡器、鉴相器、低通滤波器和参考频率振荡器组成。

PLL利用负反馈原理，使PLL输出信号频率fout与输入参考信号频率fref成正比:foutN*fref，其中n一般大于1。在实际的通信系统中，经常需要一个稳定准确的高频时钟，而一般的晶振无法提供如此高的频率；使用晶体振荡器作为信号输入，可以使用PLL产生所需的高频时钟。

PLL是锁定相位的控制环路。两个相位都可以锁定，所以它当然可以锁定频率，所以它的主要作用是稳频。锁定后输出的振荡信号的稳定性与参考频率有关，所以参考频率基本采用晶振电路，稳定的目标频率不需要与参考频率相同。所以我们可以看到，在某些处理器中，锁相环输出的时钟信号是稳定的，远远高于参考频率。

锁相环及其应用所谓锁相环，实际上是指自动相位控制电路(APC)，它是利用两个电信号的相位误差，通过环路的自调整来实现精确的频率跟踪的系统。它被称为锁相环，通常用PLL来表示。锁相环是一个由鉴相器(PD)、环路滤波器(LPF或低频)和压控振荡器(VCO)组成的闭合系统。这是一个基本的循环，它的各种形式都是由它变化而来的。PLL概念设置环路输入信号vViomimsin(ωit φi i)和环路输出信号vVosin(ωot φo o)，其中ωoωr△ωo由相位反馈控制，最终实现相位同步。实现受控频率精确跟踪参考信号频率的自动控制系统称为锁相环。

是为了让逆变器输出的电流与电网电压同相吗？是的，如果逆变器同时输出有功功率和无功功率，是否可以通过PLL与电网同步？锁相环只是一个硬件，真正的同步是CPU检测电网形成逆变器输出波形。能输出无功功率的逆变器都是比较高端的，同时输出也有监控，所以并网一般没有问题。为了保证逆变器产生的三相交流电的频率稳定和120度相位差，需要及时消除各种因素引起的频率和相位差的漂移和波动。

锁相环(pll)是一个模拟电路模块，专门用于时钟信号处理。PLL需要一个输入参考时钟，输出时钟可以是输入时钟的倍频或分频。此外，输出时钟的占空比可以调节，相对于输入时钟的相位角也可以调节。在DSP中，我猜也应该是用来产生特定时钟的。

一般频率源使用的频段不同，行业内有比较通用的频点。当需要一些特殊的、不是很常见的频点时，可以利用常见的频点将相位锁定到这些特殊的频点上，降低了成本，否则独立产生你需要的频点是非常昂贵的，甚至是不可能实现的，比如有的频率更高。另外，锁相不一定是倍频，也可以是鉴相分频，现在锁相技术发展很快。可以通过编程将某个频段锁定到更大范围内的任意频率，但可以精确到小数点后几位，此外，PLL前后的波形并不完全相同。一般用芯片锁相，会整形，输出是CMOS或者TTL波形。