锁存器为什么锁不住 地址锁存器作用

为什么需要在P0端口连接一个地址锁存器？8086系统总线结构中为什么有地址锁存器？这是单片机数据和地址总线复用造成的，连接RAM锁存地址信号时增加了锁存器。为什么当低8位地址信号需要通过地址锁存器与外部扩展存储器传输时...，微控制器应该给出16位地址和8位数据？地址锁存器1，从数字电路来说，地址锁存器是一种可以“锁定”一个(系列)数字状态的电路。

锁存器一般用于单片机。为什么？因为单片机常用的数据输出端是P0和P2端口，如果仔细观察可以发现，P0.0~P0.7端口一般对应AD0~AD7，而P2.0~P2.7端口对应A8~A15。这是因为P2端口只传输地址，而P0端口不仅传输地址，还传输数据。众所周知，无论是读取数据还是输出数据，都需要知道数据的地址，也就是说会有数据和地址两套信息需要传输，那么单片机如何区分并有序传输呢？

当然不能只靠锁存器本身工作，一般要靠单片机的ALE(数据锁存允许端)。具体工作过程如下:单片机访问存储器时，P2和P0端口分别输出高低地址，利用带ALE脉冲的锁存器锁存P0地址。此时读写信号开始工作，P0口读取或输出数据(WR写入控制信号，将P0口的数据字节存入数据存储器或RD读取控制信号，将外部数据存储器中的数据读入P0口)。

Latch是一种对脉冲电平敏感的存储单元电路，它们可以在特定的输入脉冲电平作用下改变状态。简单的锁存定义:只有当有锁存信号时，输入状态才保存到输出，直到下一个锁存信号。通常只有两个值:0和1。典型的逻辑电路是D触发器。由几个能同时存储多位二进制代码的钟控D触发器组成的时序逻辑电路称为锁存器件。逻辑结构和功能表的8位锁存器74LS373的逻辑图如图所示。

当输出控制信号为0时，锁存器的数据通过三态门输出。在有效延迟后，数据有效。这意味着时钟信号先出现，数据信号后出现。在某些运算器电路中，锁存器有时用作数据寄存器。所谓锁存，就是输出的状态不会随着输入的状态而改变，输入的状态只有在有锁存信号时才会保存到输出，直到下一个锁存信号到来时才会改变。典型的锁存逻辑电路是D触发器电路。

你可能刚学过微机。在我看来，这个问题有两个误区。1、你不了解锁存器和驱动器的作用(它们与最大最小工作模式无关)；2、最大和最小工作模式的区别；首先说明1:最大最小模式都需要地址锁存器，因为地址CPU的处理速度和外部处理的速度不一样，可能是几倍或者几百上千倍，所以无法同步；因此，需要一个协调的过程。地址锁存器是将CPU发送给外部设备的数据锁存器。此时CPU继续发送的下一个地址不会影响外部当前的处理状态，因为此时地址锁存器的使能端为低，在当前状态结束之前不允许下一个地址通过。

latch最重要的作用是缓存，其次是解决高速控制器和慢速外设的异步问题，第三是解决驱动问题。最后是解决一个I/O口既能输出又能输入的问题。锁存器是使用电平控制数据的输入，包括没有使能控制的锁存器和具有使能控制的锁存器。锁存器是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平的作用下改变状态。锁存是暂时存储信号，以维持一定的电平状态。

这是单片机数据和地址总线复用造成的，连接RAM锁存地址信号时增加了锁存器。如果单片机的总线接口仅用于一种用途，则无需连接锁存器；如果单片机的总线接口要两用，就需要两个锁存器。例如，一个端口应该控制两个led。当向第一个LED发送数据时，第一个锁存器应该“打开”,第二个锁存器应该“锁定”,以保持第二个LED上的数据不变。

用外部扩展存储器传输数据时，单片机要给出16位地址和8位数据。如果使用独立导线，微控制器将使用24个引脚来传输这些信号。Intel公司采用P0端口分时复用方式可以节省芯片上的8个管脚，但需要外部8位锁存器配合。这样，单个芯片上的P0、P2和ALE可以传输24位地址和数据。MCS-51单片机连接外部扩展存储器时，P0口作为地址/数据准双向口(输入输出)，ALE输出信号的负跳变用于单片机发出的低8位地址锁存器的锁存控制信号。

latches是对脉冲电平敏感的存储单元电路，在特定输入脉冲电平的作用下可以改变状态。锁存是暂时存储信号，以维持一定的电平状态。锁存器是使用电平控制数据的输入，包括没有使能控制的锁存器和具有使能控制的锁存器。锁存器的主要作用是缓存，其次是解决高速控制器和慢速外设异步的问题，其次是解决驱动的问题，最后是解决一个I/O口既能输出又能输入的问题。

时钟信号有效后，数据有效。这意味着时钟信号先出现，数据信号后出现。在某些运算器电路中，锁存器有时用作数据寄存器。所谓锁存，就是输出的状态不会随着输入的状态而改变，输入的状态只有在有锁存信号时才会保存到输出，直到下一个锁存信号到来时才会改变。典型的锁存逻辑电路是D触发器电路。在某些应用中，单片机的I/O端口需要一个外部锁存器。

MCS51单片机连接外部扩展存储器时，P0口作为地址/数据准双向口(可输入输出)，ALE输出信号的负跳变用于单片机发出的低8位地址锁存器的锁存控制信号。如果地址超过8位，P2端口的A815可用于选择外部存储器，也可用作查询外部存储器的控制终端。想想吧。我想读或写外部存储器。首先，我应该让微控制器知道外部存储器的地址吗？该地址由微控制器从P0端口(如果地址超过8位，则由P0和P2组成)输出，以门控外部设备。接下来，我将传输数据，但在传输数据之前。

因为在总线周期的前半段，cpu总是发送一个地址信号和一个BHE(总线高电平使能)信号。为了通知地址已准备好并可以存储，cpu将发送高电平使能存储信号ALE。此时，地址信号和BHE信号被存储。由于锁存器对地址信号和BHE信号的存储，使得CPU的地址和数据在后半个总线周期都在地址总线和数据总线上，保证了CPU对锁存器和I/O接口的读/写操作。

1。地址锁存器，来自数字电路，是一种可以“锁定”一个(系列)数字状态的电路，2.在8088/8086系统中，如果一般数据位为8位，地址位为16位，可以理解为程序要输出一个地址，必须先输出高8位，再输出低8位(反之亦然)，然后完成一个16位地址的输出。